
4.4 主存的结构

考纲定位：计算机组成原理 · 第 4 章 存储器（4.4） | 重要度 ★★★★ | 常见考法：选择题（MAR/MDR、地址译码、读写流程、地址线与数据线）

一句话核心：地址走 MAR，数据走 MDR；译码器把地址变成字线，读写控制决定数据流向



一、CPU 读取的过程

假设读取地址为 110 的存储单元

正确流程

1. CPU 通过地址总线把地址 110 送入 **MAR**
2. MAR 把地址送入地址译码器
3. 地址译码器译码，输出一条有效的字线，选中目标存储单元
4. CPU 通过控制总线发出读命令，目标存储单元的内容送入 **MDR**
5. MDR 通过数据总线把数据送入 CPU

易错

- 地址送入 MAR，不是 MDR；MDR 存的是数据
- 读命令控制“存储单元 → MDR”，不是“MDR 读取存储单元”
- 地址译码器输出的是字线选择信号，不是数据

二、CPU 写入的过程

假设待写入存储单元的地址为 111

正确流程

1. CPU 通过数据总线把待写数据送入 **MDR**
2. CPU 通过地址总线把地址 111 送入 **MAR**
3. MAR 把地址送入地址译码器，译码后选中目标存储单元
4. CPU 通过控制总线发出写命令，MDR 中的数据写入目标存储单元

易错

- 写操作是“MDR → 存储单元”，不是“存储单元 → MDR”
- 地址与数据可以先后到达，但必须都稳定后才发写命令
- 读/写控制信号的方向由 CPU 发出，存储器只是响应

三、MAR 与 MDR 的位数

部件	位数决定	关系
MAR	存储单元的数量	若 MAR 为 n 位，则最多 2^n 个单元
MDR	存储字长	MDR 位数 = 一个存储单元的位数

公式

$$\text{存储容量} = 2^{\text{MAR 位数}} \times \text{MDR 位数}$$

易错

- MAR 位数决定“地址空间”，不决定“总容量”；总容量还要乘存储字长
- MDR 位数不一定等于机器字长；它等于存储字长
- 地址线位数与 MAR 位数通常相同，但要注意是否采用地址复用

知识关联：存储容量（4.3 存储器的性能指标和存储系统层次结构）；译码结构（4.5B 用于地址译码的译码结构）；SRAM 芯片（4.8 静态随机存储器SRAM——存储器结构及其芯片实例）；DRAM 地址复用（4.11 动态随机存储器——芯片实例及DRAM的发展）